本文介绍，更小的元件与更窄的间距为电路板装配提出了新的挑战。理解这些贴装问题可以使产品更快地推出市场，并减少缺陷。
　　业界所面临的现实是零件变得越来越小。例如，0201片状电容比0402小75%，在电路板上所占的面积少66%，这些元件在本十年的早期将出现在一些通用的印刷电路板上，而甚至更小的01005片状元件到2005年将在空间更珍贵的模块电路板上看到。

　　因为对于许多新的产品板的空间是如此珍贵，尽管更小的元件成本更高，但还是会得到甚至更广泛的使用。这种新的小型化要求贴装精度提高但又不降低速度。

　　确认所面临的挑战

　　小的元件提出了许多问题。更高的密度 - 这是困扰较小元件的主要原因 - 使得贴装任务的难度大了一个数量级。例如，0201元件通常要求较小的焊盘尺寸来防止焊锡污迹，和接纳无焊脚焊接。还有，更小的焊盘意味着更窄的元件间距。虽然这些允许设计者取得高度功能化与紧凑的产品所需要的更高密度，但也使情况复杂化。对于密度高的PCB，贴装精度直接影响回流焊接后的装配缺陷数量，例如，贴装偏移会增加锡桥、锡珠、元件竖立和元件不对准焊盘的机会。

　　因此，我们需要什么呢？现在，现实的生产目标是达到99.9%的吸取率，同时3σ的贴装精度为±60μm。为了达到这个目标，机器精度变成首要问题。

　　例如，摩托罗拉的试验表明，在贴装偏移中小到0.025mm的变化都可能重大地影响缺陷水平。对于标准的焊盘(用十万个元件进行试验)，y<0.075mm, x<0.075mm的贴装偏移对缺陷的影响类似于没有偏移。可是，当偏移增加到<0.1mm时，缺陷水平上升到超过5000ppm。虽然这个绝对距离意味着很小，但是研究表明该工艺留下很少犯错的余地。还有，贴装操作涉及的不止其本身。它包括吸取的可靠性、准确的元件视觉识别和贴装的可重复性。事实上，试验表明0201元件要求99%的吸取可靠性。